Estructura: Library, Entity, Architecture.
Tipos de datos: std_logic, std_logic_vector, unsigned/signed.
Asignación de pines (User Constraints File – UCF).

Práctica 1: “Hola Mundo FPGA” (LED Blink). Crear un divisor de frecuencia simple para hacer parpadear uno de los 4 LEDs a 1Hz usando el reloj de 50MHz.

Compuertas lógicas, multiplexores y decodificadores.
Manejo de entradas: Los 4 Push Buttons y la tecla de Reset.

Práctica 2: Control de LEDs con Botones. Encender combinaciones de LEDs según el estado de las teclas de usuario.

Flip-flops, Latches y contadores.
Técnica de Multiplexación por División de Tiempo para el tubo digital de 6 bits.

Práctica 3: Contador Decimal Multiplexado. Mostrar un contador de 0 a 999999 en el display de 6 dígitos, implementando la lógica de barrido (scan) para engañar al ojo humano.

Uso del Clocking Wizard y primitivas de Xilinx para generar relojes estables.

Generación de frecuencias específicas a partir de los 50MHz.

Práctica 5: Generador PWM. Control de intensidad (“respiración”) de los LEDs mediante PWM.

Protocolo RS-232: Baud rate, bits de parada/inicio.

Uso del chip USB-Serial de la placa.

Práctica 6: Eco UART. Recibir un carácter desde la PC (Terminal) y reenviarlo de vuelta, mostrando el código ASCII en los LEDs.

Teoría del bus I2C (SDA, SCL), condiciones de Start/Stop y ACK.
Lectura/Escritura en la EEPROM 24LC04.
Manejo del RTC (Reloj en Tiempo Real) con batería CR1220.

Práctica 7: Reloj Digital Persistente. Leer la hora del RTC mediante I2C y mostrarla en el display de 6 dígitos. Guardar una alarma en la EEPROM.

Teoría y Fundamentos de NI LabVIEW y su importancia en el mundo de sistemas embebidos.

Práctica: Desarrollo de Interfaz Gráfica GUI con NI LabVIEW y comunicación con FPGA

Comandos de Flash: READ, WRITE, ERASE

Sector erase vs chip erase
Implementar módulo SPI master
Leer ID del chip Flash

Comandos de status register y Verificar comunicación

Teoría de SDRAM: RAS, CAS, Precharge, Refresh.
Diseño de un controlador SDRAM simple o uso del IP Core MIG (Memory Interface Generator) de Xilinx (aunque en Spartan-6 a veces se prefiere código HDL directo por aprendizaje).

FIFO como buffer entre lógica y memoria.

Práctica 9: Test de Memoria RW. Escribir un patrón de datos en toda la SDRAM, leerlo de vuelta y verificar integridad (encender LED verde si pasa, rojo si falla).

Adaptación de tiempos para 480×272 píxeles.
Manejo del reloj de píxel (aprox. 9 MHz).
Mapeo de color: La FPGA es 3.3V y tiene buses limitados, se estudiará cómo mapear los 24 bits (o usar 16 bits y rellenar ceros) hacia el puerto de expansión de 40 pines.

Práctica 11: Pintando la TFT. Mostrar colores sólidos (Rojo, Verde, Azul) cambiando cada segundo, y dibujar un marco blanco alrededor del área activa (95.04 x 53.86 mm).

Uso de BlockRAM interna como ROM de fuentes (tabla de caracteres).

Práctica 12: Consola de Texto en TFT. Escribir “Curso FPGA VHDL” en el centro de la pantalla TFT.

Introducción a la Inteligencia Artificial en FPGA (Hardware AI) y Fundamentos de Redes Neuronales Artificiales.

Práctica 14: La neurona solitaria (Perceptrón simple): Implementar una sola neurona en VHDL donde se realice el entrenamiento, cálculo de pesos, función de activación y sesgo. Carga de pesos en la FPGA.

Práctica 15: Red Neuronal Multicapa (MLP): Diseñar un pipeline donde las multiplicaciones de la capa oculta ocurran en paralelo.